POWERED BY Dialog

IMAGE-PICK UP DEVICE

Publication Number: 02-065380 (JP 2065380 A), March 06, 1990

Inventors:

SUGA AKIRA

Applicants

• CANON INC (A Japanese Company or Corporation), JP (Japan)

Application Number: 63-216496 (JP 88216496), August 31, 1988

International Class (IPC Edition 5):

- H04N-005/335
- H04N-003/15

JAPIO Class:

• 44.6 (COMMUNICATION--- Television)

Abstract:

PURPOSE: To obtain a frame still picture to be a little blurred even to a moving subject by once housing all the photo-electric converting signals of a photo-electric converting part to a frame memory.

CONSTITUTION: At first, clear scanning is started beforehand to clear the charge of a photo-electric converting cell 10C. In the photo-electric converting cell 10C of a row, to which the clearing is finished, the accumulation of the charge based on incident light quantity is started. When a prescribed accumulating time passes, memory scanning is started. In this memory scanning, the accumulating charges of all the photo-electric converting cells 10C are transferred to a frame memory 15. Then, the reading scanning of an odd-number field is executed from a frame memory 16 and continuously the reading scanning of the even- number field is executed. Since the accumulating time of each row is continuously changed in such an operation mode, even concerning the moving subject, the still picture not be blurred can be obtained. (From: *Patent Abstracts of Japan*, Section: E, Section No. 931, Vol. 14, No. 241, Pg. 30, May 22, 1990)

JAPIO

© 2005 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 3089880

・ 拒絶引用S o 3 P (26>Woos

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平2-65380

(43)公開日 平成2年(1990)3月6日

(51) Int. Cl. 5

識別記号

FΙ

技術表示箇所

H 0 4 N

5/335

庁内整理番号

H 0 4 N 3/15 · E

H04N 5/335 Е

H04N 3/15

審査請求 有 (全13頁)

(21)出願番号

特願昭63-216496

(71)出願人 000000100

キヤノン株式会社

(22)出願日

昭和63年(1988)8月31日

東京都大田区下丸子3丁目30番2号

(72) 発明者 菅 章

神奈川県川崎市高津区下野毛770番地 キ

ヤノン株式会社玉川事業所内

(74)代理人 田中 常雄

(54) 【発明の名称】撮像装置

(57) 【要約】本公報は電子出願前の出願データであるた め要約のデータは記録されません。

が得られる。

【特許請求の範囲】

光電変換部の充電変換信号をライン単位に一旦メモリ手 段に転送し、当該メモリ手段の記憶信号を順次、出力信 号線に転送する撮像装置であって、当該メモリ手段が、 当該光電変換部の全光電変換信号を記憶可能なフレーム ・メモリであることを特徴とする撮像装置。

【発明の詳細な説明】

〔産業上の利用分野〕

本発明は電子シャッタ機能を有する撮像装置に関する。 [従来の技術]

近年、FGA (フローティング・ゲート・アレイ)型 のエリア・センサが提案されている。第2図はその構成 ブロック図を示す、、10は多数の光電変換セルIOC がマトリクス状に位置する光電変換部であり、10■は 垂直アドレスを指定する垂直アドレス線、IO3は、垂 直アドレス線10Vで指定される行の光電変換セルの信 号を読み出す信号続出線である。12は、光電変換部1 0の光電変換信号をリセットするリセット回路、 I 4 は クランプ回路、16はライン・メモリ、18は、ライン ・メモリ16の記憶値を水平方向に順番に読み出すため 20 の出力信号線、20はライン・メモリ16から読み出す べき記憶位置を指定する水平続出用のシフト・レジスタ 、22は、当該シフト・レジスタ20の出力により開閉 されるスイッチ、24は高入力インピーダンスの出力バ ッファ、26は出力端子である。

28は、光電変換部10の垂直アドレス線10■を選択 的に起動するアドレス・デコーダ、30は、垂直アドレ ス・データDVAに従い、アドレス・デコーダ28が起 動する垂直アドレス線を指定するデコーダ駆動回路であ る。アドレス・デコーダ28は、続出やリセットを行う 行の垂直アドレス線10∨にゅイを印加し、他の垂直ア ドレス綿10vにφ、を印加する。32は結合用コンデ ンサである。

12Tはリセット用FET、14Tはクランプ用PET 、16Tはクランプ回路14の出力をライン・メモリ1 6に読み込むためのスインチング用FET、16Mはメ モリ用コンデンサである。φ。はりセット回路12のリ セット用FET12Tを制御するリセット・パルス、■ えはクランプ電圧、φ、はクランプ・パルス、φ、Hは FET16Tの開閉を制御するサンプル・ホールド用ク 40 ロック、5TATHはシフト・レジスタ20を起動する 起動パルス、φ、はシフト・レジスタ20に対するシフ ト・パルスである。

ライン・メモリ16及びクランプ回路14の部分は外光 から遮蔽されている。

光電変換セル10 Cの構成を第3図に、その動作タイン グを第4図に示す。34はクロックゅ8° ゅしのパルス 源であり、第2図のアドレス・デコーダ28に相当する 。、36は受光素子としてのNチャンネルのジャンクシ ョンFETであり、そのゲートGはフローティングにな 50 他方、最近、電子スチル・カメラが商用化されるにいた

っており、コンデンサ38を介して垂直アドレス線10 Vに接続する。

FET36のドレインDは直流電源VDDに接続し、そ のソースSは、リセット回路12のリセット用FET1 2 Tに接続する。 F E T 3 6 のソース S が信号読出線 1 0Sに接続する。第4図に示す時刻LI。

12間にパルス源34により垂直アドレス線10■がH になると、PE736のゲート・ドレイン接合が順方向 にバイアスされ、コンデンサ38がプリチャージされる 10 。その後、もしもFET36のゲート領域に光が入射し ていなければ、第4図のt2t1間ではFF!T36の ゲートはフルに逆バイアスされた状態のままとなる(第 4図の点wA)。ゲート領域に光が入射している場合に は、光励起された電荷により、徐々にコンデンサ38が 放電し、ゲート電位が上昇する(第4図の実線) PE736のソース電位はゲート電位に追従して変化す るので、信号続出線10Sでは入射光強度に応じた電圧

第5図は第2図の撮像装置の撮像駆動タイミングを示す 。水平ブランキング信号HBLKにより水平ブランキン グ期間が始まり、時刻1.には垂直アドレスDVAがデ コーダ駆動回路30に印加される。

これにより、 φ 8 が順次指定の垂直アドレス線 1 0 ■に t1でφ、がLレベルになると、連係する光電変換セル IOCのPE736は全てオフになるので、指定の垂直 アドレス線10■に接続する光電変換セルIOCの信号 のみが信号続出線10Sに読み出される。(、~t2間 ではクランプ・パルスø。がHであり、サンプル・ホー 30 ルド・パルス ø、HがHになっているので、ライン・メ モリ16のコンデンサ16Mは基準電位■、にリセット される。クランプ用FBT14Tは t 、で開放される。 L4~L3間でクロックo、がHになるとコンデンサ3 8はプリチャージされるが、その際、結合コンデンサ3 2に現れる電圧は光電変換セル I O C における光励起電 圧による電荷量に比例した電圧になる。結合コンデンサ 32のこの電圧は、 t6~t。

転送され、記憶される。

t、~L、では、蓄積時間制御のためのリセット動作を 行っている。リセットする垂直ライン・アドレスをt、 に指定し、t、。~tl+で指定ラインの電荷をリセッ トする。リセット動作から次にそのラインの信号を読み 出すまでの時間が、電荷蓄積時間になる。時刻t13以 後に水平シフト・レジスタ20をシフト・パルスぁ、で 駆動することにより、コンデンサ16Mの記憶信号が順 次、出力信号線18上に転送され、バッファ24を介し て出力端子26に出力される。

[発明が解決しようとする課題]

20

り、そのカメラ部にも、上記FGA型エリア・センサの ような撮像装置が使われるようになってきた。電子スチ ル・カメラでは、記録画像の画質を高めるために、画像 信号のフレーム記録が可能であるが、上記の如き撮像装 置の出力を奇フィールド及び偶フィールドとして磁気デ ィスクに記録する場合には、奇フィールドの光電変換時 点と偶フィールドの光電変換時点とが1/60秒ずれて いるので、動く被写体の場合には、画像がフィールド毎 にぶれてしまい、結局、良好なフレーム画が得られない

そこで本発明は、動きのある被写体に対してもブレの少 ないフレーム静止画を得ることのできる撮像装置を提示 することを目的とする。

[課題を解決するための手段]

本発明に係る撮像装置は、光電変換部の光電変換信号を ライン単位に一旦メモリ手段に転送し、当該メモリ手段 の記憶信号を順次、出力信号線に転送する撮像装置であ って、当該メモリ手段が、当該光電変換部の全光電変換 信号を記憶可能なフレーム・メモリであることを特徴と する。

〔作用〕

上記メモリ手段がフレーム・メモリであり、光電変換部 の光電変換信号を全部、一旦当該フレーム・メモリに格 納することにより、奇フィールドと偶フィールドとで、 逼影時刻差が実質的には生じないようにできる。従って
 、動きのある被写体に対しても、ブレの少ないフレーム 静止画を得ることができる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

2図と同じ構成要素には同じ符号を付しである。15は 1フレーム分の記憶容量を持つフレーム・メモリであり 、第2図のライン・メモリ16に代わるものである。1 5Tはクランプ回路14の出力をフレーム・メモリ15 に読み込むためのスイッチング用FET、15Mはメモ リ用コンデンサ、15Nはメモリ用コンデンサ15Mの 書込及び続出用FETである。メモリ用コンデンサ15 Mは光電変換部10の光電変換セルに対応して配備され ており、垂直シフト・レジスタ15Sが書込又は読出を 行うコンデンサ15Mを指定する。

5 TATVは垂直シフト・レジスタ15 Sを起動する起 動パルス、φ7は垂直シフト・レジスタ15 Vに対する シフト・パルスである。フレーム・メモリ16及びクラ ンプ回路14の部分は外光から遮蔽されている。

第1図の撮像装置では、電源立ち上げ時に5TATVパ ルスを垂直シフト・レジスタ15Sに印加し、その後、 クロックφ9を印加しなければ、フレーム・メモリ15 の第1行のみが有効に作用する状態になる。 つまり、フ レーム・メモリ15はライン・メモリ16として機能す る。この状態では、光電変換部10からの行単位の光電 50

変換信号はクランプ回路14を介して当該フレーム・メ モリ16 (の第1行のメモリ・セル) に一時記憶され 、水平シフト・レジスタ20の作用下に、水平続出線1 8上に順次読み出される。本明細書では、この動作をム ービー・モードと呼ぶ。

第6図は上述のフレーム静止画記録を行う場合の奇フイ ールド信号及び偶フイールド信号を得る動作のシーケン スを示す。先ず、光電変換セル10Cの電荷をクリアす るクリア走査が先行して開始される。クリアの終わった 10 ラインの光電変換セルIOCでは入射光量に基づく電荷 の蓄積が開始され、所定の蓄積時間が経過すると、メモ リ走査が開始される。このメモリ走査では、全光電変換 セル100の蓄積電荷がフレーム・メモリ15に転送さ れ、そして、フレーム・メモリ16-から奇フィールド の続出走査、続いて偶フィールドの続出走査が行われる 。この動作モードでは、各行の蓄積時刻が連続的に変化 し、従来例のように行毎に1760秒の蓄積時刻差が生 じないので、動きのある被写体についても、ブレの無い 静止画像を得ることができる。この動作モードをスチル ・モードと呼ぶ。

第7A図はクリア走査における第1図の撮像素子の駆動 タイミングを示す。クリア・パルス

o CをHにしておき 、クリアするラインのアドレスを垂直アドレスD v A に 全光電変換セルIOCの電荷がクリアされる。

第7B図はメモリ走査開始付近での第1図の撮像素子の 駆動タイミングを示す。なお、図示時点では未だクリア 走査が完了していないので、クリア走査とメモリ走査が 交互して行われる。 t t に S T A T V パルスを印加する 第1図は本発明の一実施例の構成ブロック図を示す。第 30 と、垂直シフト・レジスタ15Sは、フレーム・メモリ 15は第1行を指す値にリセットされ、垂直アドレス・ ライン15Aにより第1行目のスイッチ・トランジスタ 15 Nが閉成される。これにより、 t4~t3間で、光 電変換部10の第1行目の光電変換セルIOCの蓄積電 荷が、フレーム・メモリ15の第1行目のコンデンサ1 5 Mに転送される。 t、以後、 a 7. ! ラインのクリ アを行っている間に、垂直シフト・レジスタ15Sに駆 動クロックゅ9を印加し、垂直シフト・レジスタ15S をシフトさせる。これにより、フレーム・メモリ15の 第2行目のスイッチ・トランジスタ15Nがオンになり 、光電変換部10の第2行目のセル100の信号がフレ ーム・メモリ15の第2行目のコンデンサ15Mに転送 される。このような動作を順次行うことにより、クリア 走査とメモリ走査を交互に行う。

> 第7C図は、クリア走査が終了し、メモリ走査のみを状 態での駆動タイミングを示す。各ラインの蓄積時間を一 定に保つために、メモリ走査の走査速度は、クリア走査 の走査速度と等しくなっている。t、でメモリ走査は終 了する。

第7D図は奇(ODD)フィールドの続出走査タイミン

グを示す。5TATVパルスの印加により、垂直シフト・レジスタ15Sがリセットされ、フレーム・メモリ15の第1行目のコンデンサ15Mの信号が続出可能になり、5TATHパルス及び駆動パルスφ、を水平読出シフト・レジスタ20に印加することにより、出力端子26から順次出力される。次に垂直シフト・レジスタ15Sに駆動パルスφ、を2個印加し、フレーム・メモリ15の第3行目の記憶値を続出可能にし、水平続出シフト・レジスタ20により順次読み出す。このようにして、フレーム・メモリ15の奇数行目の記憶値が読み出され10、出力端子26から出力される。

第7E図は偶(EVEN)フィールドの続出の走査タイミングを示す。5TATVパルスにより垂直シフト・レジスタ15Sをリセットした後に、φ9を1個印加して、フレーム・メモリ15の第2行目の記憶値をアドレスするようにする。その状態で、5TATI(パルス及び駆動パルスφ、を水平読出シフト・レジスタ20に印加し、水平方向に順次続出走査し、出力端子26から順次出力する。次に、垂直シフト・レジスタ153に駆動パルスφ9を2個印加し、フレーム・メモリ15の第4行 20目の記憶値を続出可能にし、水平続出シフト・レジスタ20により順次読み出す。このようにして、フレーム・メモリ15の偶数行目の記憶値が読み出され、出力端子26から出力される。

この奇フィールド及び偶フィールドの続出走査の間、 ¢ 、 HをLにしておくことにより、光電変換部 1 Oとフレーム・メモリ 1 5 とは信号的に切り離されており、従ってフレーム・メモリ 1 5 の記憶信号は光電変換部 1 0 への入射光の影響を受けない、また、バッファ 2 4 は高入力インピーダンスであるので、フレーム・メモリ 1 5 か 30 らは非破壊的に何回でも読出しを行える。

第8図は第1図の機能を有する固体撮像素子を用いた画 像記録装置の構成ブロック図を示す、110は盪影レン ズ、112は絞り、113は測光センサ、114は第1 図の固体撮像素子、116は撮像素子114の出力をビ デオ信号に変換するためのビデオ信号処理回路、118 はモニタ回路、120は映像モニタ装置、122はPM 変調回路、124は記録アンプ、126は奇フイールド 用スイッチ126Aと偶フイールド用スイッチ126B の2系統の信号路を具備する記録ゲート回路、128は 40 奇フィールドの記録トラックに信号を記録する磁気ヘッ ド、130は偶フィールドの記録トランクに信号を記録 する磁気ヘッド、132は画像記録媒体としての磁気シ ート、134は磁気シート132を回転させるモータ、 136はモータ134を制御するモータ駆動回路、13 8はシステム全体を制御するシステム制御回路、140 は電源スイッチを兼用するスイッチ、142は記録を指 示する記録スイッチ、144は電源回路、146はシス テムの各部に必要なりロック信号を供給するクロック発 生回路、148は撮像素子124を駆動する駆動回路、

150は絞り112を駆動する絞り駆動回路である。シ ャツー・レリーズの第1ストロークでスイッチ140が 閉成し、第2ストロークでスイッチ142が閉成するよ うになっている。152はモータ134の回転が安定し たことを示すモータ・サーボ・ロック信号である。 第9図は第8図の動作タイミングを示す。この実施例で は、モータ134の回転の安定を待たずにシャフタ・レ リーズ (より具体的には、スイッチ142を閉成) でき る。シャッター・レリーズにより時刻【。でスイッチ1 40が閉成されると、システムに電源が供給され、撮像 素子114の駆動が開始される0時刻 t、でスイッチ1 42が閉成されるまでは、撮像素子114はムービー・ モードで駆動され、映像モニタ120には撮影画像が表 示されると共に、測光センサ113により測光が行われ る。時刻 t、でスイッチ142が閉成されると、その時 点で測光値に基づき絞り値及び撮像素子114の電荷蓄 **積時間が固定され、撮像素子114の駆動はスチル・モ** ードに切り換わる。クリア走査及びメモリ走査が完了し 、HはLのままであり、フレーム・メモリ16の読出走 査は行われず、待機状態になる。モータ136の回転が 安定し、モータ・サーボ・ロック信号152がHになる と(時刻 t、)、奇フィールドの続出走査が行われると 同時に、ゲート・スイッチ126Aが閉成され、磁気シ ート132に信号が記録される。続いて t4~t、に偶 フィールドの続出走査が行われ、これと同時にゲート・ スイッチ126日が閉成されて磁気シート132に信号 が記録される。

この実施例では、クリア走査及びメモリ走査をインター レースで行っているので、奇フィールドと偶フィールド とで隣合うライン間でも、1/60秒の時刻ズレは発生 しない。即ち、撮像素子114における電荷蓄積時刻が 、垂直方向に連続的にわずかづつずれていき、スチル・ カメラにおける縦走りのフォーカル・プレーン・シャッ タと同様の動作を実現できる。従って、動きのある被写 体に対してもプレの無いフレーム静止画像を得ることが できる。また、撮影した静止画像は遮光されたフレーム ・メモリ15に記憶され、光電変換部10とは信号的に 絶縁されているので、モータ134の回転の安定を待た ずに、逼りたい画像を撮影でき、レリーズのタイムラグ を短縮できる。更には、光電変換部10のクリア走査と メモリ走査の速度は、従来例と異なり、1水子期間に1 ライン・シフトする必要はなく、■ライン当たり5μs 程度にまで速めることができ、フォーカル・プレーン・ シャフタの走行時間に相当する時間は、5μ5 Χ 5 Ο Ο ライン=2.5ms程度であり、機械シャッタと同等又 はそれ以下になっている。従って、動きのある被写体の 変形を機械シャッタの場合と同程度又はそれ以下にする ことができる。

50 第10図はカラー化した場合の本発明の一実施例の構成

ブロック図を示す。本実施例では、各光電変換セルIO Cが1水平ライン毎に空間的に1800位相をずらせた 、所謂補間配置になっており、各光電変換セルIOCに は第11図ここ示すようにカラー・フィルタが配置され ている。Rが赤フィルタ、Gが緑フィルタ、Bが青フィ ルタである。フレーム・メモリ15のメモリ用コンデン サ15Mも光電変換セルIOCの補間配置に対応して配 置されている。15日は垂直シフト・レジスタ15Sの 出力を、奇フィールド(0)又は偶フィールド(E)走 査に応じて切り換えるためのインターレース回路である 10 第13A図は、クリア走査開始付近の駆動タイミングを 。奇フィールドを選択するときには、インターレース回 路15Bの制御端子E10にLを入力し、偶フィールド を選択するときにはHを入力する。なお、この実施例で は、垂直シフト・レジスタ153は第1図の場合に較べ 、半分の段数でよい。

また、各色の光電変換信号を読み出すために、3系統の 回路を具備し、18R, 18G、18Bは、フレーム・ メモリ150指定行の記憶値を順番に読み出す出力信号 線であり、それぞれR信号用、G信号用、B信号用であ る。2OR, 20G。

20日はそれぞれ、フレーム・メモリ15から読み出す べき記憶値を指定する水平続出用のシフト・レジスタ、 23は、当8亥シフト・レジスタ20R, 20G、20 Bの出力により開閉されるスイフチ、24R, 24G、 24Bは出力バノファ、26A、26B、26Cは出力 端子である。5TATHはシフト・レジスタ20R,2 OG、20Bを起動する起動パルス、φSA、 φscは、シフト・レジスタ20R, 20G、 20日に対するシフト・パルスである。

29は光電変換部10の垂直アドレス線10■の、隣接 30 する2本を同時に起動するアドレス・デコーダ、31は 、垂直アドレス・データDvに従い、アドレス・デコ ーダ29が起動する垂直アドレス線を措定するデコーダ 駆動回路である。垂直アドレス・データI)vaは例え ば9ビツトであり、その先頭ビットで奇フィールドか偶 フィールドかを指定し、残りの8ビツトで垂直アドレス を指定する。アドレス・デコーダ29ば、詳細は後述す るが、デコーダ駆動回路30からの偶/奇信号と上記垂 直アドレスとによって決定される2本の垂直アドレス線 10 Vに読出クロックをφイを印加し、他の垂直アドレ 40 ス線10Vにクロックφ1を印加する。例えば、奇フィ ールドでは第1行目と第2行目、第3行目と第4行目、 というように、また偶フィールドでは、第2行目と第3 行目、第4行目と第5行目、というように、それぞれ2 本の垂直アドレス線10Vに同時に続出クロックを印加

なお、インターレース回路15Bは、奇フィールド及び 偶フィールドでのアドレス・デコーダ29と同様に、2 本の垂直アドレス線15Aを同時に起動する。

第12図は第10図の撮像素子をスチル・モードで駆動

する際のシーケンスを示す。上述の如く、光電変換セル IOCは隣接する2行が同時にアドレスされるので、ク リア走査及びメモリ走査も2行ずつ行われる。第12図 の例では、奇フィールドのモードでクリア走査及びメモ リ走査が行われている。クリア走査及びメモリ走査は2 行ずつ行われるので、第6図の場合と比較して1/2の 時間で終了する。メモリ走査終了後、フレーム・メモイ 15の読出走査を行い、奇フィールド及び偶フィールド の順に読み出す。

示す。隣接する2行が同時にクリアされること以外は、 第7A図と同様である。アドレスDMAのライン番号に 付加した(0)は、奇フィールドのモードであることを 示す。

第13B図はメモリ走査の開始付近及びクリア走査の終 了付近の駆動タイミングを示す。フレーム・メモリ15 の走査を奇モードで行うために、インターレース回路1 5 Bの制御端子E10にLをセットする。メモリ走査も 2行ずつが同時に行われる。第13C図はメモリ走査終 了付近の駆動タイミングを示し、第13D図は奇フィー ルドのフレーム・メモリ15の読出走査における駆動タ イミングを示す。第13D図で、フレーム・メモリ15 の1行目と2行目、3行目と4行目、というように2行 ずつがR、G、Bに対応する3出力に振り分けて出力さ れる。φ9は1水平走査期間に1個印加される点が、第 7D図とは異なる。また、インターレース回路15Bの 制御端子E10にはLがセットされている。

第13E図は偶フィールドのフレーム・メモリ15の読 出走査における駆動タイミングを示す。インターレース 回路15Bの制?11端子E10にはHがセットされ、 2行目と3行目、4行目と5行目、というように2行の 信号が読み出される。

第14図は水平走査タイミングの開始付近のタイミング 図である。シフト・レジスタ20R、20G、20Bに 始動パルス5TATHが印加された後、シフト・パルス φ口、φ8M、φ、Cが1206位相をずらして各シフ ト・レジスタ20R、20G、20Bに印加される。こ れによりFET23は1/3デューテイ・サイクルで閉 成状態になる。今n行目と(r++1)行目が読み出さ れているとし、n行目のm列目の出力を(n、m)で表 現すると、2ライン分の信号は、第14図のタイミング で出力端子26A。

26B、26C (電圧Vo+、 Voz、VO3) に分 けられる。尚、voい■。2及びV(11を加算すると 、補間画素配列によりIラインの倍の水平解像度を持つ 広帯域の輝度信号を取り出すことができる。

第15図は輝度信号における走査順序を示す、フレーム ・メモリ15の記憶情報が非破壊であることを利用して 、奇フィールド及び偶フイールド共に、全画素情報を用 50 いて広帯域の輝度信号を形成できる。

また、静止画を記録する場合、片方のフィールドだけを 記録するフィールド記録では、隣接する2行の信号を撮 像素子内で加算して記録する例が多く、両フィールドを 記録するフレーム記録とは感度が異なっていた。従って 、従来はフィールド記録とフレーム記録とでは測光の際 のゲインを変更しなければならなかったが、本実施例で は、どちらでも感度が等しくなっているので、そのよう な変更操作は不要である。

次に第10図の撮像素子をムービー・モードで駆動する 場合を説明する。電源投入後に、垂直シフト・レジスタ 10 153に始動パルス5TATVを印加してリセットする 。これによりフレーム・メモリ15の1行目と2行目が アドレスされる。フレーム・メモリ15をライン・メモ リとして機能させるために、駆動クロック φ 7 は印加し ない。また、インターレース回路15Bの制御単位E1 0にLをセットすれば、1行目と2行目でライン・メモ リを構成し、Hをセントすれば2行目と3行目でライン ・メモリを構成することになる。どちらでも動作は同じ である。この状態で第5図と同様に動作させることによ り、ムービー・モードでの動作になる。但し続出ライン 20 ・アドレスDVAの設定をフィールド毎に切り換えるこ とにより、フィールド毎に1行ずれた2行の信号が同時 に読み出され、インターレース画像を得ることができる

本実施例によれば、比較的少ない画素数、例えば水平6 00、垂直500画素程度の撮像素子で、水平480 TV本、垂直350本程度の高解像度のフレーム静止画 を得ることができる。また、フィールド記録とフレーム 記録とで同じ感度でよいので、測光系のゲインを切り換 える必要が無くなり、回路構成を簡単化できる。更には 30 、クリア走査及びメモリ走査を2行ずつ行うので、第1 図の実施例に較べ、フォーカル・ブレーン・シャフタの 走行時間に相当する時間を更に1/2に短縮でき、動き の速い被写体の変形が更に小さくなる。

〔発明の効果〕

以上の説明から容易に理解できるように、本発明によれ ば、動きのある被写体に対してもブレの'無いフレーム 静止画を得ることができる。また、電子スチル・カメラ に適用する場合には、記録媒体回転モータの回転の安定 化を待たずに、撮影を行い、撮影画像を撮像手段のフレ 40 ーム・メモリに保存できるので、レリーズのタイム・ラ グを大幅に短縮できる。

【図面の簡単な説明】

第1図は本発明の一実施例の構成プロック図、第2図は 従来例の構成ブロック図、第3図は第2図の光電変換セ ルIOcの詳細図、第4図は光電変換セルIOCの動作 波形図、第5図は第2図の駆動タイミング図、第6図は 第1図の撮像素子のスチル・モードでの動作タイミング 図、第7A図、第7B図、第7C図、第7D図及び第7 E図は第6図のより詳細なタイミング図、第8図は電子 50 スチル・カメラの構成プロック図、第9図は第8図の動 作タイミング図、第10図は本発明の第2の実施例の構 成ブロック図、第11図は第10図の色フィルタの配置 図、第12図は第10図の撮像素子の動作タイミング図 、第13A図、第13B図、第13C図、第13D図及 び第13E図は第12図のより詳細な駆動タイミング図 、第14図は第10図の水平走査タイミング図、第15 図は第10図の撮像素子での、輝度信号の走査順序図で ある。

10

1○-光電変換部 10 C・-光電変換セル 10 ■・ 一・垂直アドレス!la los-・信号読出線 12 ・・・・リセット回路、14・-クランプ回路 15-・フレーム・メモリ 158-垂直シフト・レジスタ1 8. 18R, 18G、18B·-·出力信号線20. 2 OR、20G、20B-・水平シフト・レジスタ 24 , 24R, 24G、24B-・-出力バッファ 26, 26A、26B、26C・-・出力端子 32・-・結 合用コンデンサ

図

第11図

第

図

第 図

(1)

τIリムuu Curl Rrap takr (r 32

5

4

5

6

第 7 B図

クツη1

凭り) しづ[

(ODD)

j凪 (EvEtv)

第

図

1

第7C図

(1) STATVM

(1) STATVM

ŧう

11

(7) 特開平2-65380

12

```
5
第
义
(2) \phi LM
ЛИІВ (оор)
MLL (ooo) fd、 LL(opo) 象鍼-1 (
(爪 3
第
2
                                  10
义
第13A図
4
f
第138図
(1) 5 T A r v s,]
第13E図
(1) 5 T A r y H
(1) STATH
                                  20
```

第14図

訂正有り

⑩日本国特許庁(JP)

四特許出願公開

⊕ 公開特許公報(A) 平2-65380

®Int. Cl. ⁵

識別配号

庁内整理番号

@公開 平成2年(1990)3月6日

H 04 N 5/335

E. 8838-5C 7605-5C

審査請求 未請求 請求項の数 1 (全13頁)

②発明の名称 撮像装置

愛特 顕 昭63-216496

20出 顧昭63(1988)8月31日

@発明者 営

章 神奈川県川崎市高津区下野毛770番地 キャノン株式会社

玉川事業所内

の出 願 人 キャノン株式会社

東京都大田区下丸子3丁目30番2号

00代 理 人 弁理士 田中 常雄

明 村 書

1. 発明の名称

摄像装置

2. 特許請求の範囲

光電変換部の光電変換信号をライン単位に一旦 メモリ手段に転送し、当該メモリ手段の記憶信号 を順次、出力信号線に転送する機像装置であって、 当該メモリ手段が、当該光電変換部の全光電変換 信号を記憶可能なフレーム・メモリであることを 特徴とする機像装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は電子シャッタ機能を有する摄像装置に 関する。

(従来の技術)

近年、FGA(フローティング・ゲート・アレイ)型のエリア・センサが提案されている。第2 図はその構成プロック図を示す。10は多数の光電変換セル10Cがマトリクス状に位置する光電変換部であり、10Vは垂直アドレスを指定する 垂直アドレス線、10Sは、垂直アドレス線10 Vで指定される行の先電変換セルの信号を読み出 す信号読出線である。12は、光電変換部10の 光電変換信号をリセットするリセット回路、14 はクランプ回路、16はライン・メモリリ、18は、 ライン・メモリ16の配信値を水平方向に順メモリ16から読み出すべき配憶位置を指定する水平 助出用のシフト・レジスタ、22は、当該シフト・レジスタ 20の出力により開閉されるスイッチ、 24は高入力インピーダンスの出力バッファ、2 6は出力鏡子である。

28は、光電変換部10の銀直アドレス線10 Vを選択的に起動するアドレス・デコーダ、30 は、発直アドレス・データD**に従い、アドレス・デコーダ28が起動する垂直アドレス線を指定 するデコーダ駆動回路である。アドレス・デコー ダ28は、設出やリセットを行う行の垂直アドレス線 10 Vに∮。を印加する。32は結合用コンデン

持開平2-65380(2)

サである。

12 Tはリセット用PET、14 Tはクランプ用PET、16 Tはクランプ回路14の出力をライン・メモリ16に読み込むためのスイッチング用PET、16 Mはメモリ用コンデンサである。 ø 。 はリセット回路12のリセット用FET 12 Tを制御するリセット・パルス、 V a はクランプ電圧、 Ø c はクランプ・パルス、 Ø a はFET 16 Tの開閉を制御するサンプル・ホールド用クロック、STAT B はシフト・レジスタ20を起動する起動パルス、Ø a はシフト・レジスタ20に対するシフト・パルスである。

ライン・メモリ16及びクランプ回路14の部 分は外先から疎蔽されている。

光電変換セル10 Cの構成を第3図に、その動作タイングを第4図に示す。34はクロック fm. ft. のパルス源であり、第2図のアドレス・デコーダ28に相当する。36は受光素子としてのドチャンネルのジャンクションFET であり、そのゲートGはフローティングになっており、コンデン

ブランキング期間が始まり、時刻にには垂直アド レスDvaがデコーダ駆動回路30に印加される。 これにより、 ** が順次指定の垂直アドレス線1 D Vに、∮、が他の垂直アドレス線 1 0 Vに印加 される。時刻ちです。がしレベルになると、連係 する光電変換セル10CのFET 36は全てオフに なるので、指定の垂直アドレス線10Vに接続す る光電変換セル10℃の信号のみが信号読出級1 OSに読み出される。ti~tz間ではクランプ・パ ルス∮c がHであり、サンブル・ホールド・ペル ス∮sxがHになっているので、ライン・メモリ1 6 のコンデンサ 1 6 M は基準電位 V 。 にリセット される。クランプ用PET 1 4 Tはtgで関放される。 to~to間でクロック∮a がHになるとコンデンサ 3 8 はプリチャージされるが、その際、結合コン デンサ32に現れる電圧は光電変換セル10Cに おける光励起電圧による電荷量に比例した電圧に なる。結合コンデンサ32のこの電圧は、to~to で∮saをHにすることによって、コンデンサ16 Mに伝送され、記憶される。

サ38を介して垂直アドレス級10Vに接続する。 PBT 36のドレインDは直流電源Vapに接続し、 そのソースSは、リセット回路12のリセット用 FET 12Tに接続する。PET 36のソースSが信 号読出線10Sに接続する。第4図に示す時刻ti. ts 間にパルス返る4により釜直アドレス繰10 VがHになると、PET 36のゲート・ドレイン接 合が順方向にパイアスされ、コンデンサ38がプ リチャージされる。その後、もしもPET 36のゲ ート領域に光が入射していなければ、第4図のte. ta 間ではFET 36のゲートはフルに进パイアス された状態のままとなる(第4国の点線)。ゲー ト領域に光が入射している場合には、光励起され た電荷により、徐々にコンデンサ38が放電し、 ゲート電位が上昇する(第4図の実線)。PET 3 6のソース電位はゲート電位に遠従して変化する ので、信号読出線10Sでは入射光強度に応じた 電圧が得られる。

第5図は第2図の摄像装置の摄像駆動タイミングを示す。水平ブランキング信号WBLKにより水平

t・~ til では、蓄積時間制御のためのリセット動作を行っている。リセットする無面ライン・アドレスをtil に指定し、til ~ til で指定ラインの電荷をリセットする。リセット動作から次にそのラインの信号を読み出すまでの時間が、電荷蓄積時間になる。時刻til 以後に水平シフト・レジスタ20をシフト・パルスタ1で駆動することにより、コンデンサ16Mの記憶信号が順次、出力信号線18上に転送され、バッファ24を介して出力端子26に出力される。

(発明が解決しようとする課題)

他方、最近、電子スチル・カメラが商用化されるにいたり、そのカメラ部にも、上記PGA型エリア・センサのような機像装置が使われるようになってきた。電子スチル・カメラでは、記録画像の質を高めるために、画像信号のフレーム記録が可能であるが、上記の如き提像装置の出力を分フィールド及び係フィールドとして磁気ディスクに記録する場合には、奇フィールドの光電変換時点とが1/60秒ず点と偶フィールドの光電変換時点とが1/60秒ず

特開平2-65380(**3)**

れているので、動く被写体の場合には、画像がフィールド毎にぶれてしまい、結局、良好なフレーム画が得られない。

そこで本発明は、動きのある被写体に対しても ブレの少ないフレーム静止画を得ることのできる 機像装置を提示することを目的とする。

. (理概を解決するための手段)

本発明に係る摄像装置は、光電変換部の光電変 換信号をライン単位に一旦メモリ手段に転送し、 当該メモリ手段の記憶信号を順次、出力信号線に 転送する摄像装置であって、当該メモリ手段が、 当該光電変換部の全光電変換信号を記憶可能なフ レーム・メモリであることを特徴とする。

(作用)

上記メモリ手段がフレーム・メモリであり、光 電変換部の光電変換信号を全部、一旦当該フレーム・メモリに格納することにより、奇フィールド と偽フィールドとで、摄影時刻差が実質的には生 じないようにできる。従って、動きのある被写体 に対しても、ブレの少ないフレーム静止面を得る ことができる。

(実施例)

以下、図面を参照して本発明の実施例を説明する。

第1図は本発明の一実施例の構成プロック図を 示す。第2図と同じ構成要素には同じ符号を付し てある。15は1フレーム分の記憶容量を持つフ レーム・メモリであり、第2図のライン・メモリ 16に代わるものである。15Tはクランプ四路 14の出力をフレーム・メモリ15に読み込むた めのスイッチング用FET 、15Mはメモリ用コン デンサ、15Nはメモリ用コンデンサ15Mの書 込及び読出用FET である。メモリ用コンデンサ1 5 M は光電変換部10の光電変換セルに対応して 配備されており、垂直シフト・レジスタ15Sが 書込又は読出を行うコンデンサ15.Mを指定する。 STATV は垂直シフト・レジスタ15Sを起動する 起動パルス、 🗸 は垂直シフト・レジスタ 1 5 V に対するシフト・パルスである。フレーム・メモ リ16及びクランプ回路14の部分は外光から遮

疵されている。

第1図の機像装置では、電源立ち上げ時にSTAT V パルスを垂直シフト・レジスタ15Sに印加し、その後、クロックタ。を印加しなければ、フレーム・メモリ15の第1行のみが有効に作用する状態になる。つまり、フレーム・メモリ15はライン・メモリ16として機能する。この状態では、クランプ囲路14を介して当該フレーム・メモリ16(の第1行のメモリ・セル)に一時記憶され、水平シフト・レジスタ20の作用下に、水平設出線18上に堰次設み出される。本明細書では、この動作をムービー・モードと呼ぶ。

第6図は上述のフレーム静止面配録を行う場合の奇フィールド信号及び偶フィールド信号を得る動作のシーケンスを示す。先ず、光電変換セル10Cの電荷をクリアするクリア走変が先行して開始される。クリアの終わったラインの光電変換セル10Cでは入射光量に基づく電荷の蓄積が開始され、所定の蓄積時間が経過すると、メモリ走空

が開始される。このメモリ定査では、全光電変換セル100の審積電荷がフレーム・メモリ15に 伝送され、そして、フレーム・メモリ16から奇フィールドの競出走査、続いて偶フィールドの競出走査が行われる。この動作モードでは、各行の 器積時刻が連続的に変化し、従来例のように行母に1/60秒の蓄積時刻差が生じないので、動きのある被写体についても、ブレの無い静止画像を得ることができる。この動作モードをスチル・モードと呼ぶ。

第7A図はクリア走査における第1図の提像素子の駆動タイミングを示す。クリア・ペルスタ。をHにしておき、クリアするラインのアドレスを 極直アドレスD・Aにセットし、ターをHにすることによって、指定ラインの全光電変換セル10C の電荷がクリアされる。

第7日図はメモリ走査開始付近での第1図の攝像素子の駆動タイミングを示す。なお、図示時点では未だクリア走査が完了していないので、クリア走査とメモリ走査が交互して行われる。tacSt

特開平2-65380 (4)

ATV パルスを印加すると、垂直シフト・レジスタ 15Sは、フレーム・メモリ15は第1行を指す 値にリセットされ、垂直アドレス・ライン15A により第1行目のスイッチ・トランジスタ15N が閉成される。これにより、to~ts間で、光電変 換部10の第1行目の光電変換セル10Cの蓄積 電荷が、フレーム・メモリ15の第1行目のコン デンサ15Mに転送される。ts以後、ausa ライ ンのクリアを行っている間に、垂直シフト・レジ スタ15Sに駆動クロック 👉 を印加し、垂直シ フト・レジスタ15Sをシフトさせる。これによ り、フレーム・メモリ15の第2行目のスイッチ ・トランジスタ15Nがオンになり、光電変換部 10の第2行目のセル10Cの信号がフレーム・ メモリ15の第2行目のコンデンサ15Mに転送 される。このような動作を順次行うことにより、 クリア走査とメモリ走査を交互に行う。

第7 C 団は、クリア走査が終了し、メモリ走査 のみを状態での駆動タイミングを示す。各ライン の蓄積時間を一定に保つために、メモリ走査の走 を速度は、クリア走査の走査速度と等しくなっている。trでメモリ走査は終了する。

第7D図は奇(000) フィールドの飲出走査タイをミングを示す。STATY パルスの印加により、気を受けるでは、ファト・レジスタ15Sがリセットされ、フレーム・メモリ15の第1行目のコンデンタ20に対し、STATS パルスタ20に対し、スタッとでは出からいる。次に最直シフト・レジスタ15Sに駆動印むれる。次に最直シフト・レジスタ15Sに駆動印むれる。次に最直シフト・レジスタ15Sに駆動印むれる。次に最直シフト・レジスタ15Sに取り出する。カッを2個印加し、フレーム・メモリ15の奇数行目の記憶は、カウェなよりは、出力端子26から出力される。

第7日図は偶(EVEN)フィールドの院出の走金タイミングを示す。STATV パルスにより垂直シフト・レジスタ15Sをリセットした後に、 ≠ v を1個印加して、フレーム・メモリ15の第2行目の記憶値をアドレスするようにする。その状態で、

STATE パルス及び駆動パルス 4 』を水平談出シフト・レジスタ 2 0 に印加し、水平方向に順次設出 走査し、出力端子 2 6 から順次出力する。次に、 量直シフト・レジスタ 1 5 S に駆動パルス 4 √ を 2 個印加し、フレーム・メモリ 1 5 の第 4 行目の記憶値を設出可能にし、水平統出シフト・レジスタ 2 0 により順次読み出す。このようにして、フレーム・メモリ 1 5 の偶数行目の記憶値が読み出され、出力端子 2 6 から出力される。

この奇フィールド及び偶フィールドの設出走査の間、 # sxをしにしておくことにより、 光電変換部 1 0 とフレーム・メモリ 1 5 とは信号的に切り離されており、従ってフレーム・メモリ 1 5 の配信信号は光電変換部 1 0 への入射光の影響を受けない。 また、 パッファ 2 4 は高入力インピーダンスであるので、 フレーム・メモリ 1 5 からは非破壊的に何回でも使出しを行える。

・第8図は第1図の機能を有する固体損像素子を 用いた面像記録装置の構成プロック図を示す。1 10は撮影レンズ、112は絞り、113は測光

センサ、114は第1図の固体摄像素子、116 は猫像素子し14の出力をビデオ信号に変換する ためのビデオ信号処理回路、118はモニタ回路、 120は映像モニタ装置、122はFB変質回路、 124は記録アンプ、126は奇フィールド用ス イッチ126Aと属フィールド用スイッチ126 Bの2系統の信号路を具備する記録ゲート回路、 128は奇フィールドの記録トラックに信号を記 録する磁気ヘッド、130は偶フィールドの記録 トラックに信号を記録する磁気ヘッド、132は 西像記録媒体としての磁気シート、134は磁気 シート132を回転させるモータ、136はモー タ134を制御するモータ駆動回路、138はシ ステム全体を制御するシステム制御回路、140 は電源スイッチを兼用するスイッチ、142は配 録を指示する記録スイッチ、144は電源回路、 146はシステムの各部に必要なクロック信号を 供給するクロック発生回路、148は提像業子1 2 4 を駆動する駆動回路、150は絞り112を 駆動する絞り駆動回路である。シャッー・レリー

特開平2-65380(5)

ズの第1ストロークでスイッチ140が閉成し、 第2ストロークでスイッチ142が閉成するよう になっている。152はモータ134の回転が安 定したことを示すモータ・サーボ・ロック信号で ある。

136の回転が安定していない場合、 ●saはしのままであり、フレーム・メモリ 16の設出走査は行われず、待機状態になる。モータ 136の回転が安定し、モータ・サーボ・ロック信号 152が Hになると(時刻ta)、奇フィールドの設出走査が行われると同時に、ゲート・スイッチ 126 Aが開成され、磁気シート 132に信号が記録される。続いてto~tsに属フィールドの設出走査が行われ、これと同時にゲート・スイッチ 126 Bが 開放されて磁気シート 132に信号が記録される。

この実施例では、クリア定査及びメモリ定査をインターレースで行っているので、奇フィールドとの語合うライン間でも、1/60 砂の時期ズレは発生しない。即ち、摄像素子114における電荷蓄積時期が、垂直方向に連続的にわずかづつずれていき、スチル・カメラにおける報定りのフォーカル・プレーン・シャックと被手の動作を実現できる。従って、動きのある被写体に対してもプレの無いフレーム静止面像を得ることができる。また、摄影した静止面像は避光され

たフレーム・メモリ15に配位され、元電変換部 10とは任号的に逸鋒されているので、モータ 134の回転の安定を待たずに、振りたい首像を更 5でき、レリーズのタイムラグを短縮できる。更 では、 発変換解 10のクリア 定査とメモ 期間に 105 年 本 でき は 東 保 と 異な なく、 1 ライン・シャッタの走行 時間に 相 当する時間 では でき × 500 ライン = 2.5 ms 程度で むり、 従 セーン・シャッタの走行時間に 相 宮 で むり、 従 っ クトゥタと同等又は それ以下に な ることができることができることができることができる。

第10図はカラー化した場合の本発明の一実施例の構成プロック図を示す。本実施例では、各先電 変換セル10Cが1水平ライン毎に空間的に180 ・位相をすらせた、所謂補間配置になっており、 各光電変換セル10Cには第11図に示すようにカ ラー・フィルタが配置されている。Rが赤フィル タ、Gが縁フィルタ、Bが青フィルタである。フ レーム・メモリ15のメモリ用コンデンサ15 M も 元 世 変換 セル10 C の 補間配便に対応して配置されている。15 B は 垂直シフト・レジスタ15 S の出力を、奇フィールド(0) 又は 偶フィールド(E) 走 変に応じて 切り換える ためのインターレース 回路である。奇フィールドを選択するときには、インターレース 回路15 B の 制御 端子 E/0 にしを入力し、 偶フィールドを 選択するときには H を入力する。なお、この実施例では、 垂直シフト・レジスタ15 S は 第1 図の場合に 較べ、半分の 良致でよい。

また、各色の光電変換信号を読み出すために、 3 系統の回路を具備し、18R,18G,18B は、フレーム・メモリ15の指定行の配性値を順 番に読み出す出力信号線であり、それぞれR信号 用、G信号用、B信号用である。20R,20G, 20Bはそれぞれ、フレーム・メモリ15から読 み出すべき配性値を指定する水平読出用のシフト・レジスタ、23は、当該シフト・レジスタ20 R,20G,20Bの出力により開閉されるスイ

持開平2-65380 (6)

ッチ、24R,24G,24Bは出力バッファ、26A,26B,26Cは出力端子である。STATBはシフト・レジスタ20R,20G,20Bを起動する起動バルス、 ≠ sa. ≠ se は、シフト・レジスタ20R,20G,20Bに対するシフト・パルスである。

第2行目、第3行目と第4行目、というように、また偶フィールドでは、第2行目と第3行目、第4行目と第5行目、というように、それぞれ2本の垂直アドレス線10Vに同時に設出クロックを印加する。

なお、インターレース回路15Bは、奇フィールド及び偶フィールドでのアドレス・デコーダ 2 9 と同様に、 2 本の垂直アドレス線15Aを同時に起動する。

第12図は第10図の機像素子をスチル・モードで駆動する際のシーケンスを示す。上述の如く、光電変換セル10Cは隣接する2行が同時にアドレスされるので、クリア走査及びメモリ走査も2行ずつ行われる。第12図の例では、奇フィールドのモードでクリア走査及びメモリ走査が行われている。クリア走査及びメモリ走査は2行ずつ行われるので、第6図の場合と比較して1/2の時間で終了する。メモリ走査終了後、フレーム・メモイ15の競出走査を行い、奇フィールド及び偶フィールドの順に読み出す。

第13 A 図は、クリア走査開始付近の駆動タイミングを示す。 隣接する 2 行が同時にクリアされること以外は、第 7 A 図と同様である。 アドレス D vaのライン番号に付加した(0) は、奇フィールドのモードであることを示す。

第13B図はメモリ走査の関始付近及びクリアナムでの終了付近の駆動タイミングを示す。フレームインターレース回路15Bの制御端子E/0に行うために行ったの走査を寄せ、15D回路は13D回路のフィールドのファトする。メモリ走査も2行ずつが同時に行われる。第13D回でおけるのように行うになりのである。第13D回でおけるように行うでは、3行目と4行目、というに行うでは、5円目と4行目、2行手のがR.G.Bには1水平走査期間に12円からには1水平走査期間に15Bの制御衛子E/0にはしがセットされている。

第13B 図は偶フィールドのフレーム・メモリ 15 の読出走査における駆動タイミングを示す。インターレース回路 15 Bの制御端子B/0 には H がセットされ、2 行目と 3 行目、4 行目と 5 行目、というように 2 行の信号が読み出される。

第14図は水平走査タイミングの開始付近のタイミングの関始付近のタイミングの関始付近のタイミングの関かる。シフト・レジスタ20R、20G、20日に始齢がルスSTATHが印加された後、シフト・パルスチェル・チェル・チェル・カーによりPET 23は1/3デューティ・サイクルで開放状態になる。今1行目のエ列目の出力を(m,m) で表現すると、2ライクの信号は、第14図のタイミングで出力端子26A、26B、26C(電圧 Voil Voil Voil に分けられる。南、Voil Voil をのかず得像を持つ広帯域の輝度信号を取り出すことができる。第15図は輝度信号における走査順序を示す。フレ

特開平2-65380(7)

ーム・メモリ15の記憶情報が非破壊であること を利用して、奋フィールド及び偶フィールド共に、 全画素情報を用いて広帯域の輝度信号を形成でき る。

また、静止首を記録する場合、片方のフィールドだけを記録するフィールド記録では、隣接する 2 行の信号を摄像素子内で加算して記録する例が 多く、両フィールドを記録するフレーム記録とは 速度が異なっていた。従って、従来はフィールド記録とフレーム記録とでは測光の際のゲインを変更しなければならなかったが、本実施例では、 どちらでも感度が等しくなっているので、そのような変更提作は不要である。

次に第10図の操作業子をムーピー・モードで駆動する場合を説明する。電源投入後に、垂直シフト・レジスタ15Sに始動パルスSTATVを印加してリセットする。これによりフレーム・メモリ15の1行目と2行目がアドレスされる。フレーム・メモリ15をライン・メモリとして機能させるために、駆動クロックチャは印加しない。また、

インターレース回路15Bの制御単位E/O にしを セットすれば、1行目と2行目でライン・メモリ を構成し、日をセットすれば2行目と3行目でラ イン・メモリを構成することになる。どちらでも 動作は同じである。この状態で第5図と同様に動 作させることにより、ムービー・モードでの動作 になる。但し設出ライン・アドレスDvaの設定を フィールド毎に切り換えることにより、フィール ド毎に1行ずれた2行の信号が同時に数み出され、 インターレース面像を得ることができる。

本実施例によれば、比較的少ない画素数、例えば水平600、盤直500 画素程度の摄像素子で、水平480 IV本、盤直350 本程度の高解像度のフレーム静止画を得ることができる。また、フィールド記録とフレーム記録とで同じ感度でよいので、別路大系のゲインを切り換える必要が無くなり、回路構成を簡単化できる。更には、クリア走査を発してきる。更には、クリア走査を発した。サルカル・プレーン・シャッタの定行時間に相当する時間を更に1/2に短縮でき、動き

の速い被写体の変形が更に小さくなる。

(発明の効果)

以上の説明から容易に理解できるように、本発明によれば、動きのある被写体に対してもブレが無いフレーム静止画を得ることができる。また、電子スチル・カメラに適用する場合には、記録な体回転モータの回転の安定化を待たずに、摄影を行い、摄影画像を摄像手段のフレーム・メモリに保存できるので、レリーズのタイム・ラグを大幅に短縮できる。


4. 図面の簡単な説明


第1回は本発明の一実施例の排成プロック図、第2回は従来例の構成プロック図、第3回は第2 図の光電変換セル10℃の詳細図、第4回は光電 変換セル10℃の動作波形図、第5回は第2回の 駆動タイミング図、第6回は第1回の優像素子の スチル・モードでの動作タイミング図、第7A回、第7B回、第7C回、第7D回及び第7B回は第 6回のより詳細なタイミング図、第8回は第8回 チル・カメラの構成プロック図、第9回は第8回 の動作タイミング図、第10図は本発明の第2の実施例の構成プロック図、第11図は第10図の色フィルタの配置図、第12図は第10図の摄像業子の動作タイミング図、第13A図、第13B図、第13C図、第13D図及び第13B図は第12図のより詳細な駆動タイミング図、第14図は第10図の表字走査タイミング図、第15図は第10図の摄像素子での、輝度信号の走査順序図である。

10 - 光電変換部 10 C - 光電変換セル 10 V - 垂直アドレス線 10 S - 信号機出線 12 - リセット回路、14 - クランプ回路 15 - フレーム・メモリ 15 S - 垂直シフト・レジスタ 18.18 R.18 G.18 B - 出力信号線 20.20 R.20 G.20 B - 水平シフト・レジスタ 24.24 R.24 G.24 B - 出力パッファ 26.26 A.26 B.26 C - 出力端 子 32 - 結合用コンデンサ


特許出顧人 キャノン株式会社 代理人弁理士 田中 常雄 (

特開平2-65380(8)







特開平2-65380(9)





第 5 图




持期平2-65380 (10)












特別平2-65380 (11)






第 13B 図

特周平2-65380(12)






第14 図

特別平2-65380 (13)



.(a) 育プールドの記立定直(EELのは有数)



(b) 備刀-1片の記式是是(EEUの1所数)

第 15 図

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成8年(1996)8月30日

【公開番号】特開平2-65380

【公開日】平成2年(1990)3月6日

【年通号数】公開特許公報2-654

【出願番号】特願昭63-216496

【国際特許分類第6版】

H04N 5/335

3/15

[FI]

H04N 5/335

E 9374-5C

3/15

4228-5C

手 統 箱 正 譽

平成7年6月16日

特許庁長官 政

1. 事件の表示

昭和83年特許顯第216496号

2. 発明の名称

操像装置

3. 協正をする者

事件との関係 特許出願人 東京都大田区下丸子三丁目30番2号

(100)キヤノン株式会社

代表者 御手洗 盛

4. 代理人 〒170

東京都登島区池袋1丁目8番7号

サン連袋 1 ビル301号室

以話 03-5396-7325

(9028) 弁理士 田中 常雄

5. 補正命令の日付

出頭審査の前求と同時にする補正

6. 袖正の対象

明細書の特許請求の範囲の編及び発明の詳細な説明の領

7. 袖正の内容

別紙の通り

【補正の内容】

- (1) 顧客に添付した明細客の特許請求の範囲を別紙の通り補正します。
- (2) 同期顧客の第7頁第8行乃至第13行に「本発明・・・特徴とする。」と あるのを、

本発明に係る投像装置は、マトリックス状に配置された複数の質素からなる光電変換部と、当飲光電変換部の所定のラインの複数層素を選択する第1の垂直アドレス手段と、マトリックス状に配置された複数の配憶用のセルを有し、当該第1の垂直アドレス手段により選択されたラインの複数簡素の信号を垂直アドレス線を介してパラレルに入力し配信する配信部と、当該光電変換部の所定のラインの複数層素を当該第1の垂直アドレス手段により選択するのに伴って当該配憶部における配憶用の所定のラインを選択する第2の釜直アドレス手段とを有することを特徴とする。

と補正します。

(8) 同明組御の第7頁第15行乃至第20行に「上記メモリ・・・得る」とあるのを、

上記手数により、光電変換部の光電変換信号を全部、一旦上記記憶部に 転送することにより、フィールド関の撮影時刻差が実質的に生じないよう にできる。従って、勘きのある被写体に対してもプレの少ないフレーム静 止断を得る

と補正します。

(7)同明顧書の第25頁第8行目に「裴像手段のフレーム・メモリ」とあるの を、

接像装置の記憶部

と補正します。

日上

2. 特許請求の範囲

マトリックス状に配置された複数の開業からなる光電変換部と、

当該光質素換部の所定のラインの複数画素を表択する第1の型直アドレス 手及と、

マトリックス状に配置された複数の記憶用のセルを有し、当該第1の単位 アドレス手段により選択されたラインの複数画素の信号を単向アドレス的を介し でパラレルに入力し記憶する配憶部と、

当該元軍宏操紙の所定のラインの複数円法を当該取1の単額アドレス手段 により運択するのに伴って当該記憶部における配復用の所定のラインを要択する 第2の飛南アドレス手段

とを有することを特徴とする操像装置。